1、对于高速线换层过孔带来的阻抗不连续，通过SI仿真，选择合适的过孔（BGA内采用8-18-26的过孔）；同时为了满足阻抗匹配，对过孔做了反盘优化处理，让过孔阻抗尽量接近走线阻抗；
2、BGA内部出线采用neck方式出线，neck下的等长采用非常规设计，在等长补偿的地方，加粗线宽，以减小阻抗突变（客户特殊做法，实际的效果需要具体评估，不能一概而论）；
3、耦合电容考虑阻抗匹配，做隔层参考，将电容pin下方第二层掏空，参考第三层平面，从而更接近设计阻抗；
4、CORE电源规划了2层2OZ平面，保证满足其载流要求；结合SI仿真结果，尽量增大电源平面，有空间的层面能补的也补上；
5、反馈方式选择远端反馈；
6、同时在CPU处采用两种采样点进行采样：
| 
